fbpx

Exemple factor de risc

by / Saturday, 29 December 2018 / Published in Uncategorized

Modèle de mémoire de Harvard, où le flux d`instruction et le flux de données sont conceptuellement séparés; Cela signifie que la modification de la mémoire où le code est détenu peut ne pas avoir d`effet sur les instructions exécutées par le processeur (car le processeur possède une instruction et un cache de données distincts), au moins jusqu`à ce qu`une instruction de synchronisation spéciale soit émise. Andrew Tanenbaum a résumé beaucoup de ces derniers, démontrant que les transformateurs avaient souvent des immédiats surdimensionnés. C`est à cause de cela que l`industrie du CPU est divisée entre deux très grands joueurs soutenant l`une ou l`autre des techniques. Le modèle ACE (Automatic Computing Engine) 1946 d`Alan Turing possédait de nombreuses caractéristiques d`une architecture RISC. Cela réduit la quantité de travail que le compilateur doit faire que les instructions elles-mêmes sont de très haut niveau. Pour illustrer une instruction du CISC, prenons l`instruction MUL. Le projet RISC de Berkeley a livré le processeur RISC-I en 1982. Dans 1986 Hewlett Packard a commencé à utiliser une mise en œuvre précoce de leur PA-RISC dans certains de leurs ordinateurs. Cela était en grande partie dû à un manque de support logiciel. Dans RISC, l`opérande restera dans le registre jusqu`à ce qu`une autre valeur soit chargée à sa place. Dans un processeur traditionnel, on a un petit nombre de registres, et un programme peut utiliser n`importe quel Registre à tout moment.

Cela a conduit à des conceptions RISC étant appelées architectures Load/Store. La mémoire principale est divisée en emplacements numérotés de (ligne) 1: (colonne) 1 à (ligne) 6: (colonne) 4. L`architecture du CISC tente de réduire le nombre d`instructions qu`un programme a, optimisant ainsi la partie instructions par programme de l`équation ci-dessus. Cela est principalement dû à des progrès dans d`autres domaines de la technologie informatique. Les cellules de Drosophila S2 ont été transfectées avec un vecteur d`expression de lacZ pour quantifier l`expression génique avec l`activité de la β-galactosidase. Au lieu de cela, nous devons d`abord charger les données à partir de la mémoire à l`aide de l`instruction LOAD, puis multiplier les nombres, et le magasin le résultat dans la mémoire. Flynn voit le premier système RISC comme le design IBM 801, qui a débuté en 1975 par John Cocke et a été achevé en 1980. Ici, l`instruction Load stocke les données à partir d`un emplacement de mémoire comme 1200 dans un registre A ou B. C`est en grande partie en raison du manque de support logiciel présent pour le développement RISC.

TOP